通信向けASIC導入事例

光通信や5G、データセンターなど通信分野では、高速データ伝送と省電力化の両立が重要な課題となってきました。こうした要件に応えるため、FPGAや汎用チップからASICへの移行が進んでいます。

本ページでは、通信分野における具体的なASIC導入事例を紹介し、ASIC化の背景や開発検討のポイントを解説します。

コヒーレント光通信向け高性能ASIC

コヒーレント光通信では高速データ伝送と高度な信号処理が求められますが、従来のFPGAベースの設計では消費電力やチップ面積の増大が課題となっていました。

本ASICはTSMC 5nmプロセスを採用し、150Mゲートを超える大規模回路を搭載しています。最大900MHzの高速クロックで動作し、ADC・DAC・SerDes・SGMII・PVTセンサーを1チップに統合しました。さらに0.45Vの低電圧駆動とAVS設計により、消費電力を6Wに抑えています。

これにより、コヒーレント光通信モジュールの小型化と高性能化に貢献し、大容量データ通信インフラの実現を支えています。

PON向け高速シリアルインターフェースASIC

光アクセスネットワークでは、上り方向のバースト信号を安定的に受信するために高精度なクロック・データリカバリ技術が不可欠です。加えて、5G基地局のフロントホール接続への対応も求められていました。

メガチップスは15年以上にわたるバーストモードCDR/SerDes開発の実績を活かし、専用ASICを設計。5G RUにおいてFPGAからASICへ置き換えることで、消費電力を最大55%削減しています。

この取り組みにより、光通信インフラの安定性が向上するとともに、5G基地局装置の低コスト化と省電力化を実現しました。

通信分野でASIC化が求められる背景

通信業界全体でASIC化が加速している背景には、複数の技術的・経済的要因があります。

5G・次世代ネットワークの高速・低遅延要件

5G SAへの移行に伴い、基地局やRANではビームフォーミングやベースバンド処理など高度な演算処理が求められています。これらの処理には低遅延かつ低消費電力での実行が必要であり、汎用プロセッサでは要件を十分に満たすことが難しくなっています。そのため、用途に特化したASICの採用が進んでいます。

光通信の大容量化と高度な信号処理ニーズ

データセンター間通信やコヒーレント伝送の大容量化に伴い、デジタル信号処理やSerDesなどの高速インターフェースに特化したASICの需要が拡大しています。光電融合技術であるCPOやLPOの進展も、専用ASICの開発を後押ししています。

FPGAからASICへの移行による経済性と省電力化

量産段階ではFPGAよりもASICの方がコストと消費電力の面で優位になる転換点が存在します。近年では構造化ASICの活用により、FPGAからASICへの移行ハードルも低減されつつあります。

通信用ASIC開発検討のポイント

通信分野でASIC開発を検討する際には、以下のポイントを押さえることが重要です。

• 高速インターフェース設計：SerDesやADC/DACなど高速混在回路の設計・検証体制が整っているかを確認します。
• 先端プロセスノードの選定：5nmや7nmなどの先端プロセスを活用し、性能向上と省電力化の最適なバランスを図ります。
• 長期供給と規格対応：通信規格の世代交代に対応できる設計力と、安定した量産供給体制を持つパートナーを選定することが大切です。

まとめ

通信分野におけるASICの導入は、高速化・省電力化・コスト最適化を実現するうえで重要な選択肢です。光通信や5Gなど用途に応じた設計が求められるため、開発パートナーの技術力や実績を十分に比較検討することをおすすめします。